Le but à atteindre est de mieux cerner les mécanismes de l'implantation, aussi bien dans le sens de la conception des architectures de circuits dédiés, que dans le sens de la spécification des applications : peut-on séparer traitement et chaîne de traitement, quelles sont les contraintes à considérer, comment hiérarchiser la conception, peut-on définir des architecture génériques, quelles sont les primitives essentielles dans les diverses applications? Enfin quel est le rôle de l'architecte face à la maîtrise technologique des industriels.
Voilà quelques questions auxquelles on cherchera à répondre au fil des réunions de cette opération.
La première d'entres-elles cible les applications de codage en vidéo. Vous trouverez ci-dessous les résumés des présentations de Christophe DEL TOSO sur les architectures génériques et synthétisables pour décodeur de Viterbi. Pascal LEMONNIER présente ensuite "l'estimation de mouvement : de l'algorithme à l'architecture". Enfin trois présentations de l'équipe électronique de Nicolas DEMASSIEUX présentent les travaux faits à l'ENST : Emmanuel BOUTILLON parle de "codage canal", yazid NEMOUCHI présente "l'estimation de mouvement", puis Renaud PACALET fait un panorama des problèmes application en codage d'image.
Le codage convolutif associé à un décodage par l'algorithme de Viterbi est une technique de codage correcteur d'erreurs très répandue dans les systèmes de transmissions numériques actuels. Ce type de codage est, en effet, spécifié dans de nombreuses applications du moment, aussi bien du domaine audio et/ou vidéo telles le GSM (téléphonie mobile), le DAB (FM numérique) et son extension le DDB, l'ADSL, la télévision numérique terrestre ou par satellite (normes DVB-T et DVB-S). Le regain d'intérêt pour cet algorithme de décodage est due, en grande partie, à l'avènement des nouvelles méthodologies de conception de circuits basées sur la modélisation VHDL, la synthèse logique et le placement/routage automatique, qui offrent de nouvelles perspectives en matière d'architectures VLSI.
Dans un premier temps, l'exposé rappelle les différents éléments d'architectures pouvant être mis en jeu pour une implémentation matérielle d'un décodeur de Viterbi. Il insiste notamment sur les deux variantes d'architectures principales permettant de gérer les chemins survivants : le REA (algorithme par échange de registres) ou le Trace-Back (algorithme par remontée) à 3 bancs mémoire. Des courbes de complexité relatives entre ces deux variantes d'implémentation permettent alors de tirer des conclusions quant aux choix architecturaux à adopter selon les contraintes d'une application donnée.
Dans une deuxième partie, est présentée une solution architecturale modulaire, générique et entièrement synthétisable basée sur une structure REA. L'architecture proposée concerne les codes de rendements de base 1/n pouvant être dérivés en code l/l+1 par poinçonnage du bitstream encodé. L'avantage majeur des codes poinçonnés est de fournir des rendements élevés avec la même efficacité de codage que les codes k/n naturels tout en ayant une complexité matérielle au niveau du décodeur équivalente à un code 1/n [1 & 2].
La généricité de l'architecture se traduit par de nombreux paramètres tels : le rendement 1/n, le nombre d'états, les polynômes générateurs du code, la longueur de poinçonnage, les polynômes de poinçonnage, la longueur de troncature ainsi que les largeurs des chemins de données. L'optimisation de ces paramètres est faite grâce à une chaîne équivalente modélisée dans un environnement de traitement de signal appelé COSSAP, qui permet de mettre en oeuvre des simulations fonctionnelles, rapides de haut niveau.
En conclusion, l'exposé insiste sur l'aspect méthodologique innovant. Il introduit la notion de bibliothèques de composants génériques et synthétisables indépendants des migrations technologiques. D'autre part, la modularité d'une telle architecture offre une grande flexibilité quant à la réutilisation totale ou partielle des éléments d'architectures mis en jeu permettant d'opter pour différentes variantes d'implémentation : décodeur de Viterbi simple, décodeur pour codes poinçonnés, décodeur de Viterbi pour turbo-codes, décodeur mettant en oeuvre l'algorithme trace-back en introduisant des RAM obtenues par des générateurs externes.
Résumé de l'auteur :
Les algorithmes d'estimation de mouvement appartenant à la famille des méthodes 'région - récursives' constituent une alternative algorithmique aux techniques classiques par mise en correspondance de blocs, couramment employées dans les schémas de codage avec compensation de mouvement. L'algorithme étudié ici a été conçu dans le projet Témis à l'Irisa. Celui-ci consiste en trois étapes : estimation, relaxation déterministe et découpage en quadtree qui sont réalisées de manière itérative jusqu'à convergence. L'architecture envisagée pour permettre la mise en oeuvre temps - réel de l'algorithme est constituée de modules organisés suivant un réseau linéaire. Chaque module est composée de processeurs de calculs pour le traitement des pixels d'un bloc en parallèle et d'un processeur s'occupant des traitements au niveau de la région. Un des principaux problèmes de l'architecture est d'accéder a des données dont les emplacements dans l'architecture sont inconnus avant l'exécution. Afin de résoudre ce problème deux solutions sont proposées : un mécanisme base sur l'envoi de requêtes ou la mémorisation de tout l'espace de recherche. Toutes ces études s'inscrivent dans une démarche visant à passer de la spécification séquentielle de l'algorithme à une implémentation sur une architecture parallèle spécialisée.
Les activités en rapport avec l'implantation des algorithmes de codage sont exposées à travers trois présentations :
Emmanuel BOUTILLON présente une application de codage à la norme DVB pour transmission numérique de MPEG. Il s'agit d'intégrer à faible coût, pour des contraintes "haut débit" un codeur bloc, suivit d'un codeur convolutif. L'exposé présente l'étude de différentes méthodes pour la gestion du chemin survivant. Le travail a particulièrement porté sur les constellations. Celles-ci sont formées d'un ensemble de points, pour chaque point correspond un code (= une phase plus une amplitude de la modulation). La constellation doit contenir un grand nombre de points pour avoir un faible taux d'erreurs quand le rapport S/B est mauvais. L'implantation a consisté à traiter en parallèle différentes sous-constellations, chacune proposant un candidat. Il y a ensuite vote du meilleur point.
Yazid NEMOUCHI présente ses travaux sur l'estimation de mouvement. L'application intègre la mise en correspondance de blocs, la prédiction et la multi-résolution. Les techniques d'estimation sont employée pour l'interpolation d'image 50Hz -> 60 Hz. Elles sont aussi employée pour les transmissions bas débit (MPEG 4), où l'on ne parle plus de blocs d'image, mais d'objets. Dans ce cas la segmentation opérée aboutit à la modélisation d'objets par polynômes.
Renaud PAQUALEY a présenté ses activités relevant de collaborations avec les industriels. A ce titre son expérience lui montre que l'activité du chercheur doit se situer en amont de la conception. L'exemple de la DCT est citée, les modes d'implantation de cet algorithme sont aujourd'hui bien connus : l'utilisation de la théorie des graphes rapides et de l'arithmétique distribuée permettent la conception de circuits optimisés (155.000 Tr en Full custom, 87.000 Tr en synthèse logique). Le travail du chercheur doit se positionner à l'interface entre le service (application) et l'implantation. Un exemple du besoin est celui du codage MPEG, où une image "intra" est entrelacée toutes les 128 images codées : le changement de chaîne nécessite 4 secondes, latence trop importante. Trois thèmes de travaux sont proposés : service (adéquation service - système, et adéquation algorithme architecture), qualité, coût (mémoires, puissance consommée).
Nom Adresse Tel email ARNDT marylin CNET CNS arndt@cns.cnet.fr BP 98 38243 Meylan Cedex BOURENNAME elbay LIESIB ebourenn@satie.u-bourgogne.fr 6 Bd,Gabriel 21000 Dijon 80 39 60 47 BOUTILLON émmanuel Dept ELEC - ENST boutillon@elec.enst.fr 46 rue Barrault 75634 Paris Cedex BOUVIER yaod LTIRF - INPG / ENSERG bouvier@lime.inpg.fr 46 av Felix Viallet 38031 Grenoble 76 57 45 47 CHAROT françois IRISA charot@irisa.fr Campus de Beaulieu 35042 Rennes 99 84 72 15 DEL TOSO christophe CNET CNS deltoso@cns.cnet.fr BP 98 38243 Meylan Cedex DEMASSIEUX nicolas Dept ELEC - ENST demassieux@elec.enst.fr 46 rue Barrault 75634 Paris Cedex (1) 45 81 78 46 GAILHARD stéphanne LESTER stephanne.gailhard@univ-brest.fr 10 rue jean ZAY 56100 Lorient 97 87 28 34 HAVET Christophe Dept ELEC - ENST havet@elec.enst.fr 46 rue Barrault 75634 Paris Cedex (1) 45 81 73 33 JEZEQUEL michel ENST Bretagne michel.jezequel@enst-bretagne.fr BP 832 29285 Brest Cedex 98 00 11 61 KALEH G. Dept COM - ENST kaleh@com.enst.fr 46 rue Barrault 75634 Paris Cedex (1) 45 81 72 75 LABORELLI louis INA laborell@ina.fr 4 av de l'europe 94366 Bry / marne LAMBERT-NEBOUT catherine CNES CT/AE/SE/TB lambert@hathor.cst.cnes.fr 18 av E. Belin 31055 Toulouse Cedex 61 27 33 08 LEMONNIER pascal IRISA lemonnier@irisa.fr Campus de Beaulieu 35042 Rennes 99 84 74 54 LIENARD joël CEPHAG lienard@cephag.abserv-gr.fr 38402 St martin d'heres cedex 76 82 62 68 LOOSFELT philippe LMA - USTL loosfelt@univ-lille1.fr USTL 59655 Villeneuve d'Ascq Cedex 20 43 48 36 MARTIN eric LESTER emartin@univ-brest.fr 10 rue jean ZAY 56100 Lorient 97 87 28 60 MATHIEU yves Dept ELEC - ENST mathieu@elec.enst.fr46 rue Barrault 75634 Paris Cedex (1) 45 81 76 62 MULLER jean denis CEA - CE BIII/L muller@bruyere.cea.fr BP 12 91680 Bruyères le chatel 69 26 48 05 NEMOUCHI yazid Dept ELEC - ENST nemouchi@elec.enst.fr 46 rue Barrault 75634 Paris Cedex (1) 45 81 75 75 PACALET renaud Dept ELEC - ENST pacalet@elec.enst.fr 46 rue Barrault 75634 Paris Cedex (1) 45 81 78 08 PHILIPPE jean luc ENSSAT philippe@enssat.fr 6 rue de Kerampont 22305 Lannion Cedex 96 46 66 44 PROST rémy INSA CREATIS URA 1216 remy.prost@creatis.insa-lyon.fr 69621 Villeurbanne Cedex 72 43 80 72 / 72 43 82 27 RONSIN joseph INSA ronsin@insa-rennes.fr Buttes de coëmes 35000 Rennes